

Asynchroner zeitkontinuierlicher Delta-Sigma-Modulator-ASIC für GaN-basierte HiFi-Klasse-D-Audio-Verstärker

Andreas Brunner, Philipp Czerwenka, Tobias Wolfer, Eckhard Hennig

Zusammenfassung-In diesem Paper wird ein HiFi-Klasse-D-Verstärker für Audiosignale im Frequenzbereich zwischen 20 Hz und 20 kHz präsentiert. Das System verwendet pro Stereo-Kanal zwei unabhängig betriebene Modulatoren zur Ansteuerung zweier Halbbrücken, die einen differenziellen Ausgangsfilter treiben. Die asynchronen, zeitkontinuierlichen Delta-Sigma-Modulatoren werden in einem 0,35 µm-Analog/Mixed-Signal-CMOS-ASIC umgesetzt. Die maximale Oszillationsfrequenz ist mit 4 Bit zwischen 500 kHz und 2 MHz und die interne Totzeit-Generierung mit 2 Bit zwischen 15 ns und 32 ns einstellbar. Für die 48 V-Leistungselektronik (LE) kommen Gallium-Nitrid (GaN)-Halbbrücken mit monolithisch integrierten Gatetreibern zum Einsatz. Im Vergleich zu Silizium-Technologien können die Kosten und das Bauvolumen des passiven Leistungsfilters reduziert werden. Es wird eine Ausgangsleistung von 100 W pro Kanal an einer Last von 4 Ω bis 8 Ω bei einer Gesamtsignalqualität (THD+N) von bis zu 56 dB erreicht.

Schlüsselwörter—ASIC, Delta-Sigma, Modulator, Gallium-Nitrid (GaN), Leistungselektronik

I. EINLEITUNG

Audioverstärker werden zur Verstärkung von Audiosignalen und zum Treiben der niederimpedanten Lautsprecher verwendet $(4 \Omega \text{ bis } 8 \Omega)$. Dabei ist eine möglichst verzerrungsarme Verstärkung im hörbaren Frequenzbereich von 20 Hz bis 20 kHz notwendig. Im Vergleich zu traditionellen Klasse-A- oder Klasse-B-Verstärkern, weist der Klasse-D-Verstärker eine geringere Baugröße und eine höhere Energieeffizienz auf [1], [2], [3], [4]. In Abbildung 2 ist das Blockschaltbild eines Klasse-D-Verstärkers dargestellt. Das niederfrequente Nutzsignal (Audiosignal) wird durch einen Eingangsfilter (Anti-Aliasing-Filter) bandbegrenzt und von einem Modulator in ein Digitalsignal konvertiert. Die Information des Nutzsignals ist hier in Frequenz und Tastgrad kodiert. Die Verstärkung des Digitalsignals erfolgt durch die Endstufen (Halb- oder Vollbrücke). Im Vergleich zur Halbbrücke verdoppelt sich bei der Verwendung einer Vollbrücke der Spannungshub über der Last, was zu einer viermal höheren Ausgangsleistung führt [5]. Klasse-D-Verstärker verwenden die



Abbildung 1. Asynchroner, zeitkontinuierlicher Delta-Sigma-Modulator.

Leistungstransistoren der Endstufen als Schalter und verursachen somit geringe Verluste. Leistungstransistoren aus Wide-Bandgap-Halbleitermaterialien werden wegen den kurzen Schaltzeiten und geringen Schaltverlusten in der Leistungselektronik immer beliebter [6]. Zur Demodulation des verstärkten Nutzsignals und zur Unterdrückung der Trägerfrequenz wird ein Tiefpassfilter verwendet. Durch die höheren Schaltfrequenzen können die Leistungsfilter kleiner dimensioniert werden [7]. Dies steigert die Kosteneffizienz und die volumetrische sowie gravimetrische Leistungsdichte des Gesamtsystems.

Neben Pulsweiten-Modulatoren (PWM) werden im Audiobereich asynchrone Delta-Sigma-Modulatoren für die Analog-Digital-Wandlung genutzt [8]. Das Blockschaltbild eines asynchronen, zeitkontinuierlichen Delta-Sigma-Modulators (Abbildung 1) besteht aus einem Schleifenfilter, Quantisierer sowie einer Rückkopplungsschleife. Die hohe Signalauflösung wird durch Überabtastung des analogen Eingangssignals erreicht. Zur Reduktion der analogen Komplexität des Modulators wird damit die Auflösung der Amplitudenquantisierung gegen eine höhere Zeitauflösung eingetauscht [9], [10]. Die Störübertragungsfunktion verschiebt den Großteil der Leistung des Quantisierungsrauschens aus dem Nutzband heraus (noise shaping) [8], [11] und erhöht die Signalqualität im Audioband.

Asynchrone Modulatoren benötigen keinen externen Takt und zeichnen sich durch einen geringen Energiebedarf aus [12], [13]. Sie besitzen zudem eine inhärente Stabilität [6] und Anti-Alias-Filterung [14].

Folgend werden die Anforderungen, das System und Simulationsergebnisse (Abschnitt II) des asynchronen zeitkontinuierlichen Delta-Sigma-Modulator gezeigt. Es

Andreas Brunner, andreas.brunner@reutlingen-university.de, Philipp Czerwenka, philipp.czerwenka@reutlingen-university.de, Tobias Wolfer, tobias.wolfer@reutlingen-university.de, Eckhard Hennig, eckard.hennig@reutlingen-university.de. Hochschule Reutlingen, Lehr- und Forschungszentrum Electronics & Drives, Oferdinger Straße 50, 72768 Rommelsbach.



Abbildung 2. Blockschaltbild eines Klasse-D-Verstärkers.



Abbildung 3. Blockschaltbild für einen Kanal des HiFi-Klasse-D-Audioverstärkers.

folgen die Beschreibungen der Implementierung sowie der Messergebnisse des Verstärkers (Abschnitt III). Das Paper schließt mit einem Fazit sowie Ausblick ab (Abschnitt IV).

II. Systemkonzept

A. Anforderungen

In Tabelle I sind die Anforderungen des Audioverstärkers aufgelistet.

B. Modellierung

Abbildung 3 zeigt das Blockschaltbild für einen Kanal des Audioverstärkers. Das Audiosignal wird zuerst durch einen diskreten Bandpassfilter mit einstellbarer Verstärkung bandbegrenzt, vorverstärkt und von singleended auf ein differenzielles Signal gewandelt. Diese Signale werden auf die beiden Stränge des Kanals im ASIC aufgeteilt. Der ASIC enthält zwei Kanäle für den Stereo-Betrieb mit jeweils zwei unabhängigen asynchronen, zeitkontinuierlichen Delta-Sigma-Modulatoren. Ein Modulator-Strang besteht aus der Kette von Integrator, einem Komparator, einer Verzögerungskette und einer Totzeitlogik. Die Regelschleife wird über ein diskretes Widerstandsnetzwerk geschlossen.

Die Verzögerungskette besteht aus einer geraden Anzahl von hintereinandergeschalteten Invertern. Über 4 Bit wird extern die Anzahl der Inverterketten eingestellt und variieren somit die maximale Oszillationsfrequenz des Modulators zwischen 500 kHz und 2 MHz. Die

Tabelle I ANFORDERUNGEN DES AUDIOVERSTÄRKERS.

| Parameter | Wert | Einheit |
|-------------------------|----------|---------|
| Versorgungsspannung IC | 3,3 | V |
| Oszillationsfrequenz IC | 0,5 - 2 | MHz |
| Pins IC-Package | max. 44 | - |
| Versorgungsspannung LE | 48 | V |
| Audio-Ausgangsleistung | min. 100 | W |
| THD+N | max. 0,1 | % |

Totzeitlogik erzeugt aus dem verzögerten Signal des Komparator-Ausgangs die Ansteuersignale für den High- und Low-Side-Schalter der Endstufe. Die Totzeit wird extern mit 2 Bit zwischen 15 ns und 32 ns eingestellt werden.

Für die Endstufen werden die Halbbrücken-Bausteine vom Typ EPC2152 mit GaN-HEMTs und monolithisch integrierten Gatetreibern verwendet [15]. Diese werden mit einer Brückenspannung von $U_{\rm BR} = 48$ V versorgt. Die zwei Schaltknoten eines Kanals sind über ein differenzielles LC-Tiefpassfilter mit der Last (Lautsprecher) verbunden.

Für die Systembetrachtung werden zuerst die Ströme am Integratorknoten analysiert. Abbildung 5 zeigt die detaillierte Beschaltung des Integrators mit der Spannung am Schaltknoten $U_{\rm SW}$, der Ausgangsspannung des voll-differenziellen Verstärkers $U_{\rm FDA}$ und der Referenzspannung $U_{\rm REF} = 1,65$ V. Folgend werden zwei Zustände betrachtet. Im Zustand 1 liegt der Schaltknoten SW auf hohem Potential, d.h. $U_{\rm SW} = U_{\rm BR}$. Im





Abbildung 4. Kleinsignalmodell des asynchronen zeitkontinuierlichen Delta-Sigma-Modulators.



Abbildung 5. Detaillierte Beschaltung des Integrators.

Zustand 2 liegt der Schaltknoten SW auf niedrigem Potential, d.h. $U_{SW} = 0$ V. Im Zustand 1 steigt die Ausgangsspannung des Komparators U_{INT} an und der Strom I_C in die Integratorkapazität C_{INT} ist

$$I_{\rm C,1} = \frac{U_{\rm BR} - U_{\rm REF}}{R_{\rm T}} - \frac{U_{\rm REF}}{R_{\rm B}} + \frac{\Delta U_{\rm FDA}}{R_{\rm S}}.$$
 (1)

Im Zustand 2 sinkt $U_{\rm INT}$ und der Strom in die Integratorkapazität ist

$$I_{\rm C,2} = -U_{\rm REF} \left(\frac{1}{R_{\rm T}} + \frac{1}{R_{\rm B}}\right) + \frac{\Delta U_{\rm FDA}}{R_{\rm S}}.$$
 (2)

Aus dem Blockschaltbild des Verstärkers (Abbildung 3) kann das Kleinsignalmodell von Abbildung 4 abgeleitet werden. Daraus ergibt sich ein Tiefpass-Verhalten für die Signalübertragungsfunktion (STF, Signal Transfer Function)

$$STF(s) = \frac{Y(s)}{X(s)} = \frac{k_1}{k_2} \frac{1}{1 + s (g_s k_1 k_2)^{-1}} \quad (3)$$

sowie ein Hochpass-Verhalten für die Störübertragungsfunktion (NTF, Noise Transfer Function)

$$NTF(s) = \frac{Y(s)}{Z(s)} = \frac{1}{k_{\rm I} k_2} \frac{s}{1 + s (g_{\rm s} k_{\rm I} k_2)^{-1}}.$$
 (4)

Tabelle II Verwendete Bauteilparameter des Modulators.

| Parameter | Wert | Einheit |
|------------------|------|-----------|
| R_{T} | 300 | kΩ |
| $R_{\rm B}$ | 22 | kΩ |
| $R_{\rm S}$ | 15 | $k\Omega$ |
| $C_{\rm INT}$ | 124 | pF |

Somit kann das folgende Gleichungssystem zur Dimensionierung der Freiheitsgrade $R_{\rm T}$, $R_{\rm B}$, $R_{\rm S}$ und $C_{\rm INT}$ des Modulators aufgestellt werden:

$$A_{\rm v} = \frac{R_{\rm T}}{R_{\rm S}} \tag{5}$$

$$I_{\rm C,max} = C_{\rm INT} \, \frac{|\Delta U_{\rm INT}|}{t_{\rm d,max}} \tag{6}$$

$$|I_{\rm C,1}| = |I_{\rm C,2}|_{\Delta U_{\rm FDA=0\,V}} =: I_{\rm C,0} \tag{7}$$

$$|I_{\rm C,1}|_{\Delta U_{\rm FDA}=max} = I_{\rm C,max} \tag{8}$$

Nach dem Festlegen der Systemverstärkung $A_{\rm V} = 20$, des maximalen Ausgangsstroms des Operationsverstärkers $|\Delta I_{\rm INT}| < 500 \,\mu\text{A}$, des maximalen Integratorhubs $|\Delta U_{\rm INT}| < 600 \,\mathrm{mV}$ und für den ungünstigsten Fall von $t_{\rm d,max} = 500 \,\mathrm{ns}$ kann das Gleichungssystem eindeutig gelöst werden. In der Tabelle II sind die resultierenden Bauteilparameter aufgelistet.

C. Simulation

In Abbildung 6 das ideale Simulinkist Simulationsmodell Audioverstärkers des mit den Parametern aus Tabelle II dargestellt. Als Eingangssignal wird ein Sinus mit einer Frequenz von f = 1 kHz und einer Amplitude von 1 V (Full Scale) verwendet. Um eine maximale Oszillationsfrequenz des Modulators von 1 MHz zu erhalten, wird das Verzögerungsglied auf $t_{\rm d} = 250 \, {\rm ns}$ eingestellt. In Abbildung 7 sind die Ergebnisse der Systemsimulation ersichtlich. Bei einer Eingangsspannung $V_{in} = 0 V$ ist der Tastgrad der beiden Schaltknoten 50 %. Dies



Abbildung 6. Simulink-Simulationsmodell für einen Kanal des HiFi-Klasse-D-Audioverstärkers.



Abbildung 7. Simulationsergebnisse der Ein- und Ausgangsspannung des Verstärkers sowie die Spannungsverläufe der Schaltknoten bei -1 V und 0 V Eingangsspannung im Verlauf eines Sinus-Eingangssignals.

führt differenziell zu einer Ausgangsspannung von 0 V. Zudem ist dort die Oszillationsfrequenz maximal. Bei der geringsten Eingangsspannung $V_{\rm in} = -1$ V ist der Tastgrad des unteren Schaltknotens (SW_2) maximal und der Tastgrad des oberen Schaltknotens (SW_1) minimal, was zur minimalen Ausgangsspannung führt. Zudem ist in diesem Arbeitspunkt die Oszillationsfrequenz am geringsten. In Abbildung 8 ist die spektrale Leistungsdichte der Ausgangsspannung ersichtlich. Für das Signal-zu-Rausch-Verhältnis (THD+N, Total Harmonic Distortion + Noise) ergibt sich daraus ein Wert von 58,3 dB.

III. IMPLEMENTIERUNG UND MESSERGEBNISSE

Für die Implementierung des ASICs wurde der $3,3 \text{ V} - 0,35 \mu \text{m}$ Analog/Mixed-Signal-CMOS-Prozess XH035 von X-FAB Semiconductor Foundries GmbH verwendet. Die Schaltung wurde sowohl auf der Basis von Full Custom Design als auch mit Hilfe von X-FAB-Analog-IP-Blöcken erstellt. Der ASIC beinhaltet ca. 11.000 Transistoren, umfasst eine Fläche von 5,78 mm² (Abbildung 10) und wurde in einem JLCC-Gehäuse mit 44 Pins gebondet.



Abbildung 8. Simulierte spektrale Leistungsdichte des Audio-Ausgangssignals.

Zur Vermessung des Audioverstärkers wurde ein vierlagiges Testboard ($140 \text{ mm} \times 185 \text{ mm}$) mit aufsteckbaren GaN-FET-Endstufen realisiert (Abbildung 11).

In Abbildung 9 ist die Gesamtsignalqualität des Audioverstärkers für eine 4Ω -Last über der Aus-





Abbildung 9. Gesamtsignalqualität des Audioverstärkers für eine 4 Ω-Last und verschiedene Schaltfrequenzen über der Ausgangsleistung.



Abbildung 10. ASIC-Layout, $0.35\,\mu m$ -CMOS-Prozess, $2.83\,mm$ \times $2.04\,mm.$



Abbildung 11. Testboard HiFi-Klasse-D-Verstärker, $140\,\mathrm{mm}\times185\,\mathrm{mm}.$

gangsleistung P_{out} und verschiedenen Schaltfrequenzen ersichtlich. Als Eingangssignal wird ein Sinus mit f = 1 kHz verwendet. Mit steigender Ausgangsleistung wird das Rauschen des Modulators im Verhältnis zum Signalpegel geringer und die Signalqualität steigt. Bei Ausgangsleistungen über 100 W wird der zulässige Aussteuerbereich des Modulators verlassen und die Signalqualität sinkt. Die maximale Signalqualität (THD+N) wird bei ca. 57 W Ausgangsleistung und



Abbildung 12. Kompaktes Verstärkerboard Hi
Fi-Klasse-D-Verstärker, $60\,\mathrm{mm}\times90\,\mathrm{mm}.$

einer Schaltfrequenz von 1,52 MHz mit 56 dB erreicht. Für Ausgangsleistungen zwischen 0,8 W und 100 W ist THD+N größer als 50 dB. Für kleine Leistungen ($P_{out} < 10$ W) steigt die Signalqualität mit steigender Oszillationsfrequenz des Modulators und ist bei 1,52 MHz um bis zu 7 dB besser als bei 0,64 MHz. Für höhere Leistungen beträgt die Signalverbesserung durchschnittlich 1,6 dB.

IV. FAZIT UND AUSBLICK

Es wurden das Systemkonzept, das ASIC-Design und die GaN-basierte Leistungselektronik eines HiFi-Klasse-D-Audio-Verstärkers mit asynchronem zeitkontinuierlichen Delta-Sigma-Modulator vorgestellt. Die erzielten Spezifikationen ermöglichen eine Musikwiedergabe auf HiFi-Qualität mit THD+N > 50 dB bei 2 · 100 W Ausgangsleistung. Durch die hohe Schaltfrequenz von bis zu 2 MHz ist es möglich, den Bauraum für Filterkomponenten zu reduzieren und die Qualität eines Klasse-AB-Verstärkers mit der Größe und der Effizienz eines konventionellen Klasse-D-Verstärkers zu vereinen.

Zurzeit wird an einem kompakten Design des Audioverstärkers für dieselben Spezifikationen gearbeitet. Diese Leiterplatte besitzt eine Größe von $60 \text{ mm} \times 90 \text{ mm}$ und ist in Abbildung 12 dargestellt.

Hochschule Reutlingen

Reutlingen University

LITERATURVERZEICHNIS

- C.-H. Kuo and S.-C. Lin, "A delta-sigma modulator-based class-D amplifier," in 2016 IEEE 5th Global Conference on Consumer Electronics, 2016, pp. 1–2.
- [2] C.-H. Kuo and Y.-J. Liou, "A Delta-Sigma Modulator with UPWM Quantizer for Digital Audio Class-D Amplifier," in 2019 MIXDES - 26th International Conference "Mixed Design of Integrated Circuits and Systems", 2019, pp. 293–297.
- [3] J. L. A. de Melo, P. V. Leitão, J. Goes, and N. Paulino, "A simple class-D audio power amplifier using a passive CT ΣΔ modulator for medium quality sound systems," in 2015 22nd International Conference Mixed Design of Integrated Circuits Systems (MIXDES), 2015, pp. 543–546.
- [4] M. Auer and T. Karaca, "A Class-D Amplifier with Digital PWM and Digital Loop-Filter using a Mixed-Signal Feedback Loop," in ESSCIRC 2019 - IEEE 45th European Solid State Circuits Conference (ESSCIRC), 2019, pp. 153–156.
- [5] N. Pereira and N. Paulino, Design and Implementation of Sigma Delta Modulators (ΣΔM) for Class D Audio Amplifiers using Differential Pairs. Cham: Springer, 2015.
- [6] B. F. Bokmans, B. J. D. Vermulst, and J. M. Schellekens, "A Delta-Sigma Modulated Multi-MHz GaN Half-Bridge featuring Zero-Voltage Switching and Blanking Time Compensation," in 2021 IEEE 12th Energy Conversion Congress Exposition - Asia (ECCE-Asia), 2021, pp. 1638–1643.
- [7] G. Meneghesso, M. Meneghini, and E. Zanoni, *Gallium Nitrideenabled High Frequency and High Efficiency Power Conversion*. Cham: Springer, 2018.
- [8] M. Gwóźdź and D. Matecki, "Power electronics controlled voltage source based on modified sigma-delta modulator," in 2016 IEEE International Power Electronics and Motion Control Conference (PEMC), 2016, pp. 186–191.
- [9] J. Daniels, W. Dehaene, M. Steyaert, and A. Wiesbauer, "A/D conversion using an Asynchronous Delta-Sigma Modulator and a time-to-digital converter," in 2008 IEEE International Symposium on Circuits and Systems, 2008, pp. 1648–1651.
- [10] F. Colodro, A. Torralba, and M. Laguna, "Continuous-Time Sigma–Delta Modulator With an Embedded Pulsewidth Modulation," *IEEE Transactions on Circuits and Systems I: Regular Papers*, vol. 55, no. 3, pp. 775–785, 2008.
- [11] J. M. de la Rosa, "Sigma-Delta Modulators: Tutorial Overview, Design Guide, and State-of-the-Art Survey," *IEEE Transactions* on Circuits and Systems I: Regular Papers, vol. 58, no. 1, pp. 1–21, 2011.
- [12] M. Stork, "Asynchronous sigma-delta modulator and fast demodulator," in 2015 25th International Conference Radioelektronika (RADIOELEKTRONIKA), 2015, pp. 180–183.
- [13] E. Roza, "Analog-to-digital conversion via duty-cycle modulation," *IEEE Transactions on Circuits and Systems II: Analog* and Digital Signal Processing, vol. 44, no. 11, pp. 907–914, 1997.
- [14] T. Wolfer and E. Hennig, "An Active Feedback Coefficient Tuning Technique for Compensating Time-Constant Variations in Continuous-Time Delta-Sigma Modulators," in 2021 IEEE Asia Pacific Conference on Circuit and Systems (APCCAS), 2021, pp. 17–20.
- [15] Efficient Power Conversion Corporation, "EPC2152 80 V, 15 A ePowerTM, Stage Preliminary Datasheet, Revision 2.0," März 2021, [Stand 21. Juni 2022]. [Online]. Available: https://epc-co.com/epc/Portals/0/epc/ documents/datasheets/EPC2152_datasheet.pdf.



Andreas Brunner erhielt den akademischen Grad B.Sc. in Mechatronik mit Schwerpunkt Elektrotechnik vom Management Center Innsbruck im Jahr 2020 und den M.Sc. in Leistungs- und Mikroelektronik von der Hochschule Reutlingen im Jahr 2022. Aktuell arbeitet er dort als wissenschaftlicher Mitarbeiter am Lehr- und Forschungszentrum Electronics & Drives im Bereich Leistungs- und Mikroelektronik.



Philipp Czerwenka erhielt den akademischen Grad B.Eng. von der Dualen Hochschule Baden-Württemberg Mannheim im Jahr 2020 und den M.Sc. an der Hochschule Reutlingen im Jahr 2022. Aktuell arbeitet er dort als wissenschaftlicher Mitarbeiter am Lehr- und Forschungszentrum Electronics & Drives im Bereich Leistungs- und Mikroelektronik.



Tobias Wolfer erhielt den akademischen Grad B.Eng. von der Dualen Hochschule Baden-Württemberg Stuttgart im Jahr 2016 und den M.Sc. an der Hochschule Reutlingen im Jahr 2019. Aktuell arbeitet er dort als wissenschaftlicher Mitarbeiter und Doktorand am Lehr- und Forschungszentrum Electronics & Drives im Bereich Modulatorforschung für die Leistungselektronik.



Eckhard Hennig erhielt den akademischen Grad Dipl.-Ing. von der Technischen Universität Braunschweig im Jahr 1994 und den Dr.-Ing. an der Universität Kaiserslautern im Jahr 2000. Er ist Professor für Integrierte Schaltungstechnik an der Hochschule Reutlingen. Seine Forschungsbereiche umfassen Low-Power-CMOS-Schaltungstechnik für Smart-Sensor-Anwendungen und Electronic Design Automation (EDA) für Analog/Mixed-Signal-Schaltungen.