





Testchip für ein Energy Harvesting IP in 0,18 μm CMOS-Technologie



VERANTWORTLICHE FÜR DEN ENTWURF	Jens Rechtsteiner, Gerhard Forster Hochschule Ulm, Institut für Kommunikationstechnik, Prittwitzstraße 10, 89075 Ulm
ENTWURFSVERFAHREN	Full Custom Design
TECHNOLOGIE	UMC L180 Mixed-Mode/RF 180 nm CMOS 6M/1P 1.8V/3.3V
CHIPFLÄCHE	0,89 mm x 0,89 mm (Core 0,35 mm x 0,35 mm)
GEHÄUSE	QFN 24
FUNKTIONSBLOCKE	Sperrschwinger, Aktivgleichrichter, Bandgap-Referenz, Schaltregler, Linearregler, Logik. Extern wird ein Miniaturtransformator benötigt.
FUNKTION	Der Chip enthält den IP-Core einer Versorgungseinheit, die eine Versorgungsspannung von wahlweise 1,8 V oder 3,3 V zum Betrieb eines ASICs zur Verfügung stellt. Die Versorgungseinheit kommt ihrerseits mit einer Speisespannung von weniger als 100 mV aus. Wird dieser IP-Core in ein ASIC eingesetzt, so kann der Chip mit einer sehr geringen Versorgungsspannung betrieben werden, die sich z.B. mit Peltier-Elementen aus geringen Temperaturdifferenzen erzeugt lässt. Die Eigenstromaufnahme der Versorgungseinheit liegt bei 20 μA , der maximale Laststrom bei 1 mA.
HERSTELLDATUM	III. Quartal 2012
KOSTENTRÄGER	MPC-Gruppe Baden-Württemberg
VERÖFFENTLICHUNG	Rechtsteiner, J; Forster, G.: Ein Energy Harvesting IP für den Einsatz in einem 0,18 μm CMOS ASIC. In: <i>Workshop der Multiprojekt-Chip-Gruppe Baden-Württemberg</i> , Offenburg, Tagungsband ISSN 1868-9221, S. 1 – 12, Ausgabe 47, Februar 2012.